CMOS Processor Element For A Fault-Tolerant SVD Array

机译：容错SVD阵列的CMOS处理器元件

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

Journal Paper

机译：期刊论文

著录项

作者
Kota, Kishore; Cavallaro, Joseph R.;
展开▼
作者单位

展开▼
年度 2001
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. A fault-tolerant CEQRNS processing element for linear systolic array DSP applications [J] . Smith J.C., Taylor F.J. IEEE Transactions on Computers . 1995,第9期

机译：用于线性脉动阵列DSP应用的容错CEQRNS处理元件
2. 60-GHz Four-Element Phased-Array Transmit/Receive System-in-Package Using Phase Compensation Techniques in 65-nm Flip-Chip CMOS Process [J] . Kuo J.-L., Lu Y.-F., Huang T.-Y., Microwave Theory and Techniques, IEEE Transactions on . 2012,第3期

机译：采用65nm倒装芯片CMOS工艺中的相位补偿技术的60GHz四元件相控阵发射/接收系统级封装
3. A Bidirectional TX/RX Four-Element Phased Array at 60 GHz With RF-IF Conversion Block in 90-nm CMOS Process [J] . Microwave Theory and Techniques, IEEE Transactions on . 2010,第5期

机译：具有90nm CMOS工艺的RF-IF转换模块的60 GHz双向TX / RX四元件相控阵
4. CMOS processor element for a fault-tolerant SVD array [C] . Kishore Kota, Rice Univ., Houston, Advanced Signal Processing Algorithms, Architectures, and Implementations IV . 1993

机译：容错SVD阵列的CMOS处理器元件
5. Low-noise CMOS circuits for on-chip signal processing in focal-plane arrays. [D] . Pain, Bedabrata. 1993

机译：低噪声CMOS电路，用于焦平面阵列中的片上信号处理。
6. Monolithic CMOS sensor platform featuring an array of 9’216 carbon-nanotube-sensor elements and low-noise wide-bandwidth and wide-dynamic-range readout circuitry [O] . Alexandra Dudina, Florent Seichepine, Yihui Chen, -1

机译：单片CMOS传感器平台具有9216碳纳米管传感器元件阵列以及低噪声宽带和宽动态范围读出电路
7. Fault-Tolerant VLSI Processor Array for the SVD [O] . Cavallaro, Joseph R., Near, Christopher D., Uyar, M. Umit 1989

机译：SVD的容错VLSI处理器阵列
8. Electron Lithography STAR Design Guidelines. Part 3: The Mosaic Transistor Array Applied to Custom Microprocessors. Part 4: Stores Logic Arrays, SLAS Implemented with Clocked CMOS [R] . Trotter, J. D. 1982

机译：电子光刻sTaR设计指南。第3部分：用于定制微处理器的马赛克晶体管阵列。第4部分：存储逻辑阵列，sLas用时钟CmOs实现

CMOS Processor Element For A Fault-Tolerant SVD Array

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅